Laporan Akhir 2

   


    Percobaan 2 :


   Module D'Lorenzo :





1. Saklar SPDT
SPDT (Single Pole Double Throw), merupakan golongan saklar yang memiliki 3 terminal. Jenis saklar ini dapat digunakan sebagai saklar pemilih. Contohnya, saklar pemilih tegangan input adaptor yaitu 110V atau 220V.
Spesifikasi :
Wideband (DC to 1 GHz)
 Low through loss (1 dB typical at 200 MHz)
 Unused input is terminated internally in 50 
 Excellent overload capability (1 dB gain compression point +18 dBm at 300 MHz)
 Low DC power (170 A from 5 V supply)
 Fast switching (20 ns typical)
 Good isolation (off channel isolation 60 dB at 100 MHz)
 Low distortion (IP3 intercept +33 dBm)
 Good 50  match (return loss 18 dB at 400 MHz)
 Full ESD protection
 Bidirectional operation

2. T Flip-Flop
    T Flip-flop merupakan bentuk sederhana dari J-K Flip-flop. Kedua Input J dan K dihubungkan sehingga sering disebut juga dengan Single J-K Flip-Flop. 
Tabel Kebenaran :
Gambar :



3. Rangkaian Simulasi [Kembali]



4. Prinsip Kerja Rangkaian [Kembali]
      Pada percobaan kita memakai kondisi dimana B0=1, B1=1 dan B2= 1
Jadi disini T flip flop sendiri merupakan rangkaian JK yang dimodifikasi dimana inputan JK di gabung menjadi 1, sehingga memiliki nilai yang sama. pertama tama untuk menganalisi output an dari input kita harus melihat inputan pada kaki SR, karena RS FlipFlop merupakan rangkaian dasar nya yang dimodifikasi menjadi T flipflop sehingga harus di cek apakah ini merupakan rangkaian asinkronous atau bukan,disini inputan RS harus aktif low, karena B1 dan B2 bernilai 1 maka RS tidak aktif, Sehingga JK dipakai, mari kita lihat inputan JK nya, karena JK nya sama bernilai 1 maka ini sesuai tabel kebenaran outputnya akan berlogika 0 dan 1,dimana pada gerbang T Flip-Flop ini merupakan kebalikan dari inputnya, untuk clock merupakan aktif Low dimana sinyal akan berubah ketika fall time.
5. Video [Kembali]



6. Analisa[Kembali]
1. Apa yang terjadi jika B1 diganti CLK pada kondisi 2?
Jawab :
Pada percobaan 2, apabila B1 diganti dengan clock, tepatnya bagian s(set) yang diganti, yang maka untuk output dihasilkan adalah Q=1 dan Q'=0. Ini berlaku saat clocknya berlogika 1. Sedangkan, apabila clocknya berlogika 0 maka untuk outputnya akan berubah menjadi Q= 0 dan Q'=-1. Ini seperti mendeskripsikan terjadinya toggle. Tetapi, perubahan ini hanya berlangsung sebentar (sangat cepat perpindahannya) yang kemudian akan berubah ke kondisi Semula yaitu saat Q=1 dan Q'=0.

2. Bandingkan hasil percobaan dengan teori!
Jawab :
Berdasarkan percobaan 2, analisa untuk hasil percobaan dengan teori yaitu : 
* Teori
Percobaan menggunakan beberapa mode dan T flip-flop yaitu :
    - Asinkronous reset dimana input yang diberikan adalah reset (R) bernilai 0 dan set (s) bernilai 1.
    - Asinkronous set dimana ut yang diberikan adalah reset (R) bernilai dan set (s) bernilai 0.
    - Untuk terlarang yaitu saat input reset (R) dan setnya (S) bernilai 0 Toggle merupakan kondisi saat         cr(B0) dan Pre (B1) diberi logika 1, sedangkan untuk Clknya dihubungkan ke T (B2).
* Percobaan
  • Pada T Flip-Flop, saat mode Asinkronous reset, dimana nilainya adalah nol, maka untuk hasil outputnya yaitu Q bernilai 0 dan Q' bernilai 1. Hal ini sama dengan tabel kebenaran. 
  • Pada T Flip-Flop, saat mode Asinkronous set, dimana nilai inputnya adalah nol, maka hasil outputnya yaitu Q berilai 1 dan Q' bernilai 0. Hal ini sama dengan tabel kebenaran. 
  • Pada T Flip-Flop, saat kondisi terlarang maka untuk outputnya adalah Q=1 dan Q'= 1. Hasil ini sama dengan tabel kebenaran. 
  • Pada T Flip-Flop saat digunakan mode Toggle yaitu output Q berubah sesuai dengan ouput T nya. Pada percobaan terlihat bahwa ketika input T berlogika 1 maka outputnya membalikkan nilai output don T yaitu 0. Sedangkan jika input T berlogika 0 maka outputnya tidak dibalikkan (sama). Hasil output ini sama dengan tabel kebenaran.yaitu:
Jadi dapat disimpulkan bahwa untuk hasil percobaan dengan Leoni sama hasilnya, sehingga dapat dikatakan akurat dan Sesuai dengan tabel kebenaran.

3. Apa fungsi masing-masing kaki Flip-Flop yang digunakan?
Jawab :
⇒Kaki S
  ↳ Merupakan kaki yang digunakan untuk masukan (input) yang ditandai dengan B1. Kaki S juga             disebut kaki set. 
⇒Kaki R
 ↳ Merupakan kaki yang digunakan untuk masukan (input) yang ditandai dengan B0. Kaki R juga disebut kaki reset.
⇒Kaki J 
 ↳ Merupakan kaki yang digunakan sebagai masukan pengendali, karena menentukan apa yang      dilakukan flip flop pada Suatu pinggiran pulsa positif Digunakan dalam pembuatan Tflip flop yang     digabung dengan kaki K menjadi satu dan dihubungkan ke VCC.
⇒Kaki K
 ↳ Merupakan kaki yang digunakan sebagai masukan pengendali karena menentukan apa yang     dilakukan flip flop pada suatu pinggiran Pulsa positif. Digunakan dalam pembuatan T flip-flop yang   merupakan pengembangan dan J-K Flip flop. Kaki K digabung dengan kaki J menjadi satu dan       dihubungkan ke VCC. Ini dihubungkan pada B2.
⇒ Clock (Kali Clock) 
 ↳ Merupakan kaki yang berperan sebagai Sakelar yang berfungsi mengaktifkan atau mengontrol       inputnya yang akan kita gerakkan maupun kita ubah-ubah.
⇒Kaki Q 
 ↳ Merupakan kaki yang menampilkan hasil atau output dan percobaan. Ini dihubungkan pada H7.
⇒Kaki Q'
 ↳ Merupakan kaki yang menampilkan komplemen dari output yang dihasilkan. Ini dihubungkan pada     H6.


Link Simulasi Rangkaian Download
Link Video Download
Link HTML Download
Link Datasheet 7476PC Download

Tidak ada komentar:

Posting Komentar

Langganan: Postingan (Atom)