Percobaan 1 :
Module D'Lorenzo :
1. Saklar SPDT
SPDT (Single Pole Double Throw), merupakan golongan saklar yang memiliki 3 terminal. Jenis saklar ini dapat digunakan sebagai saklar pemilih. Contohnya, saklar pemilih tegangan input adaptor yaitu 110V atau 220V.
Spesifikasi :
Wideband (DC to 1 GHz)
Low through loss (1 dB typical at 200 MHz)
Unused input is terminated internally in 50
Excellent overload capability (1 dB gain compression point +18 dBm at 300 MHz)
Low DC power (170 A from 5 V supply)
Fast switching (20 ns typical)
Good isolation (off channel isolation 60 dB at 100 MHz)
Low distortion (IP3 intercept +33 dBm)
Good 50 match (return loss 18 dB at 400 MHz)
Full ESD protection
Bidirectional operation
Low through loss (1 dB typical at 200 MHz)
Unused input is terminated internally in 50
Excellent overload capability (1 dB gain compression point +18 dBm at 300 MHz)
Low DC power (170 A from 5 V supply)
Fast switching (20 ns typical)
Good isolation (off channel isolation 60 dB at 100 MHz)
Low distortion (IP3 intercept +33 dBm)
Good 50 match (return loss 18 dB at 400 MHz)
Full ESD protection
Bidirectional operation
2. Gerbang AND
Gerbang AND ini memerlukan dua atau lebih input untuk menghasilkan satu output. Jika semua atau salah satu inputnya merupakan bilangan biner 0, maka outputnya akan menjadi 0. Sedangkan jika semua input adalah bilangan biner 1, maka outputnya akan menjadi 1
Integrated Circuits (ICs)
Name : CD4073 Triple 3-Input AND Gate
Family : Logic
Series : 4000
Logic Type : Combinatorial
Mounting Type : Surface Mount
No. of Pins : 14
3. IC 74111
Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.
 |
| Tabel Kebanaran JK Flip Flop |
Pada rangkaian percobaan 1, dirangkai suatu rangkaian pada modul de lorenzo, dimana menggunakan 4 buah flip flop. Pada Flip Flop 1, kaki S dihubungkan ke B6', kaki J dihubungkan ke Q flip flop kedua, kaki K dihubungkan ke Q' flip flop kedua, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan untuk Q dihubungkan ke H7. Pada Flip Flop 2, kaki S dihubungkan ke B5', kaki J dihubungkan ke Q flip flop ke tiga, kaki K dihubungkan ke Q' flip flop ketiga, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H6. Pada Flip Flop 3, kaki S dihubungkan ke B4', kaki J dihubungkan ke Q flip flop ke empat, kaki K dihubungkan ke Q' flip flop keempat, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H5. Sedangkan untuk flip flop 4, kaki S dihubungkan ke B3', kaki J dihubungkan ke B1, kaki K dihubungkan ke B1', kaki C dihungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H4. Sedangkan untuk input dari kaki AND sendiri dihubungkan pada B2 dan clk.
Nantinya pada rangkaian, untuk nilai B0 sampai B6 akan divariasikan, hingga nantinya bisa dibuktikan terjadinya shift register, dimana akan terjadi pergeseran nilai ouputnya dari kanan ke kiri. Selain itu, setelah nilai inputan divariasikan maka dapat ditentukan apakah nantinya sifat register tersebut, apakah bersifat SISO, SIPO, PISO, atau PIPO.
Setelah dilakukan percobaan, maka didaptkan hasil output pada maisng-masing kondisi pada jurnal, untuk kondisi 1 bersifat SISO, karena inputan dan keluarannya mengalami pergeseran serta masuk dan keluar secara bergantian (satu per satu). Untuk kondisi 2 bersifat SIPO, karena inputannya masuk secara bergantian (satu per satu), sedangkan untuk keluarannya keluar secara serentak. Untuk kondisi 3 bersifat PISO, karena inputannya masuk secara serentak, sedangkan keluarannya keluar secara bergantiang (satu per satu). Dan untuk kondisi 4 bersifat PIPO, karena inputan dan keluarannya masuk secara bersamaan (serentak).
1. Analisa output yang dihasilkan tiap-tiap kondisi!
Jawab:
*Untuk kondisi 1
Ketentuan → B3-B6 = 0
B0, B2 = 1
BI = X
Berdasarkan percobaan yang telah dilakukan pada percobaan kondisi dimana untuk B3 sampai B6 terhubung dengan inputan 0, B0 dan B2 diberikan inputan 1, dan B1 diberi inputan X (dont care), maka didapatkan output yang mengalami pergeseran. Output pertama akan menjadi masukan pada JK Flip Flop kedua dan begitu seterusnya. Pada percobaan dengan modul De Lorenzo terlihat bahwasannya terdapat pergeseran dari kanan ke kiri, yaitu dari H4 sampai Hy=7. Data dikeluarkan satu per satu, dimana H4 berperan sebagai MSB dan H7 berperan sebagai LSB. Percobaan ini termasuk dalam shift register jenis SISO, karena Untuk inputannya masuk satu per satu, dan untuk outputnyapun dikeluarkan satu per satu. Ini sesuai dengan teori yang ada, dimana pada siso jalur masuk dan jalur keluarannya berjumlah satu. Flip flop kedua akan menerima inputan dari output flip Flop pertama dan begitu seterusnya, ini membuktikan bahwa output yang didapatkan muncul satu per satu (bergantian).
*Untuk kondisi 2
Ketentuan → B3-B6 = 0
B1 = X
B0 = 1
B2 = ↓
Berdasarkan percobaan yang telah dilakukan pada kondisi 2 ini, dimana B3 sampai B6 terhubung dengan inputan 0, B0 terhubung dengan inputan 1, B1 terhubung dengan inputan X (dont care)
dan B2 diberi inputan panah (↓) , maka didapatkan output yang keluar secara serentak. Pada saat percobaan dengan modul de Lorenzo terlihat bahwa data diinputkan/masuk secara satu per satu (bergantian). Setelah itu, data dikeluarkan secara serentak seluruhnya. Ini membukti kan bahwa percobaan ini shift registernya bersifat SIPO. Hal ini sesuai dengan teori yang ada, dimana pada SIPO jalus masuknya berjumlah satu sedangkan jalur keluarannya sesuai dengan jumlah JK Flip flop penyusunnya (serentak semuanya keluar).
*Untuk kondisi 3
Ketentuan → B3-B6 = X
B1 = 0
B0, B2 = 1
Berdasarkan percobaan yang telah dilakukan pada kondisi 3 ini, dimana B3 sampai 86 diberi inputan X (don't care), B1 diberi inputan 0, dan untuk B0 serta B2 diberi inputan 1, maka didapatkan output yang kelur secara bergantian (satu per satu). Pada saat percobaan dengan modul de lorenzo terlihat bahwa data yang diinput kan masuk secara serentak, kemudian output yang dihasilkan dikeluarkan secara bergantian (satu per satu). Ini membuktikan bahwa percobaan ini menggunakan shift register yang bersifat PISO. Hal ini sesuai dengan teori yang ada dimana pada Piso jalur masukannya sesuai dengan JK Flip Flop penyusunnya (masuk secara serentak /paralel) dan jalur keluarannya adalah satu (serial atau bergantian).
* Untuk kondisi 4
Ketentuan → B3-B6 = X
B0 = 1
B1, B2 = 0
Berdasarkan percobaan yang telah dilakukan pada kondisi 4 ini, dimana B3 dan B6 diberi inputan X (don't care), B0 diberi inputan 1 dan B1 serta B2 diberi inputan 0, maka didapat kan output yang dikeluarkan secara serentak. Pada saat percobaan dengan modul de Lorenzo terlihat data diinputkan secara serentak semuanya dan dikeluarkanpun secara serentak. Ini membuktikan bahwa shift register yang digunakan adalah PIPO. Hal ini sesuai dengan teori yang ada, dimana pada PIPO data/jalur masukan dan jalur keluaran sesuai dengan jumlah JK Flip Flop penyusunnya, dimana data diinputkan dan dikeluarkan secara serentak.
2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke Flip Flop, bandingkan output yang didapatkan!
Jawab:
Jika gerbang AND dihapus, sumber clock dihubungkan langsung ke Flip Flop maka output yang dihasilkan yaitu sulit untuk ditentukan, apakah dia bersifat serial out atau paralel out. Hal ini disebabkan karena jika gerbang AND dihapus, maka clocknya akan tetap dan outputnya akan tetap juga. Gerbang AND berpengaruh pada output yang dihasilkan. Apabila gerbang AND dibari inputan 0, maka pada clock akan menghasilkan output berupa paralel out karena outputnya hanya o saja. Tetapi apabila gerbang AND diberi inputan 1, maka output yang dihasilkan berupa serial out, karena kemungkinan outputnya berubah-ubah bisa 1 ke 0 atau 0 ke 1. Jadi, gerbang AND berfungsi menentukan sifat dari outputnya sehingga data yang dihasilkan akurat.
Link Datasheet 74111 Download
Link Datasheet SPDT Download
Link Datasheet AND Download
Tidak ada komentar:
Posting Komentar